| 講演抄録／キーワード |
| 講演名 |
2024-03-27 14:45
CTIA回路を用いた高感度積層型Digital Pixel Sensorの検討
○立田一葵・北島 直・大須賀裕宇・大倉俊介（立命館大） |
| 抄録 |
（和） |
グローバルシャッター（GS）機能を有した高速なCMOSイメージセンサ（CIS）として、裏面照射や積層技術を用いた小型なDigital Pixel Sensor (DPS)画素が提案されている。しかし、さらなる微細化を進めると、画素内に備えるトランジスタのため、フォトダイオード（PD）の開口率が低下してしまう。本稿では、DPS画素のさらなる微細化に向けてCapacitive Transimpedance Amplifier （CTIA）回路を用いた開口率の高いDPS画素の検討を行った。3 μm画素に3 Vトランジスタを用いてレイアウトした場合、画素トランジスタを削減することで、PDの面積を 2.2 倍に拡大可能な見込みを得た。さらに、SPICEシミュレーション結果から 338 μV/e− と高い光電変換利得を実現 可能な見込みを得た。 |
| （英） |
Small digital pixel sensor (DPS) with back-side illumination together with 3D-stacking technologies has been proposed for high-speed global shutter CMOS image sensor (CIS). However, for the further pixel shrink, the photodiode (PD) fill factor will be degraded due to pixel transistors. In this paper, a DPS pixel with capacitive transimpedance amplifier (CTIA) circuit is proposed to achieve high fill factor to shrink pixel further. In the case of a 3 μm pixel composed of 3 V transistors, the PD fill factor is increased by 2.2 times since smaller number of transistor is required in the CIS wafer. Besides, the conversion gain was 338 μV/e− according to SPICE simulation results. |
| キーワード |
（和） |
CMOSイメージセンサ / グローバルシャッター / 積層型 / 小型画素 / Digital Pixel Sensor / 高感度 / / |
| （英） |
CMOS image sensor / Global Shutter / Stacked / Small Pixel / Digital Pixel Sensor / High-Sensitivity / / |
| 文献情報 |
映情学技報, vol. 48, no. 15, IST2024-19, pp. 34-38, 2024年3月. |
| 資料番号 |
IST2024-19 |
| 発行日 |
2024-03-20 (IST) |
| ISSN |
Online edition: ISSN 2424-1970 |
| PDFダウンロード |
|