| 講演抄録／キーワード |
| 講演名 |
2017-09-25 09:25
画素並列信号処理３次元構造イメージセンサのA/D変換回路に適したイベントドリブン型相関二重サンプリング回路の開発
○後藤正英・本田悠葵・渡部俊久・萩原 啓・難波正和・井口義則（NHK）・更屋拓哉・小林正治・日暮栄治・年吉 洋・平本俊郎（東大） |
| 抄録 |
（和） |
超高精細と高フレームレートとを両立する次世代のイメージセンサを目指して、画素並列信号処理を行う３次元構造イメージセンサの研究を進めている。今回、本デバイスのA/D変換回路における雑音除去を目的とし、画素内で発生するパルス信号を基にして3種類のタイミングの異なるクロック波形を生成するイベントドリブン型の相関二重サンプリング（CDS）回路を設計・試作した。試作デバイスの評価の結果、雑音除去の効果を実証するとともに、120 dBの広いダイナミックレンジにわたりパルス出力周波数が増加する設計通りの光電変換特性を確認し、従来の性能を抜本的に改善する将来のイメージセンサの実現に見通しを得た。 |
| （英） |
We report novel event-driven noise reduction circuits with correlated double sampling (CDS) technique for pulse-frequency-modulation (PFM) analog-to-digital converters (ADCs). PFM-ADCs are promising for pixel-parallel 3-D integrated image sensors with excellent imaging performance. The developed ADC with CDS consists of comparators, capacitors, and timing control logic circuits that are designed to generate the triggered clocks to cancel kTC noise in a pixel. We confirmed that the prototype ADC showed noise reduction effects and also an excellent linearity with a wide dynamic range of 120 dB, which indicates the feasibility of high-quality pixel-wise image sensors. |
| キーワード |
（和） |
イメージセンサ / A/D変換回路 / 相関二重サンプリング / 画素 / ３次元集積化 / / / |
| （英） |
Image sensor / A/D converter / Correlated double sampling / Pixel / 3-D Integration / / / |
| 文献情報 |
映情学技報, vol. 41, no. 32, IST2017-49, pp. 1-4, 2017年9月. |
| 資料番号 |
IST2017-49 |
| 発行日 |
2017-09-18 (IST) |
| ISSN |
Print edition: ISSN 1342-6893 Online edition: ISSN 2424-1970 |
| PDFダウンロード |
|